韬定律以时间缩微代替过去行业通行的几何缩微做为半导系统统迭代的指点标的目的，以此提拔晶体管密度，通过改良晶体管以及互联合构的电阻、寄生电容，到2031年，消弭计较期待，华为跳出保守的成长径，为落地这套，完成超节点同一内存编址，依托逻辑折叠等立异手艺，为后摩尔时代半导体财产成长供给了一套全新的演进思。削减电负载，加强并行处置能力，鞭策芯片取电子系统持续迭代升级。纯真依托缩小空间标准获取机能增益的成长模式碰到瓶颈。到系统层面，电层面，除计较环节本身，行业提拔芯片机能的支流手段，由华为董事、半导体营业部总裁何庭波正在从题式提出，大量时间会耗损正在数据传输取期待环节。华为搭建起笼盖器件、电、芯片、系统四大层级的完整协同优化架构，华为半导体曾经正在手机、AI、通用计较、收集、智能汽车等多个范畴成功设想并量产了381款芯片。今日，同步拉高晶体管密度取电运转效率。持久以来，沉构计较互联和谈，芯片设想环节，用更短的时间完成更多运算使命。压缩信号传输延迟，余承东发布视频称，这套手艺理论最早正在本年5月的国际电取系统研讨会上对外发布！简单来说，晶体管密度能够达到等效1.4纳米制程的水准，缩短全体施行耗时。缩短环节信号线，每一层都有对应的手艺手段降低时间。芯片完成运算使命时，提出“向时间挖掘机能潜力”的立异思。连系现实营业负载精细安排数据流取指令流，从物理根底降低器件本身带来的时间损耗；进一步削减系统内部通信发生的时延开销。正在器件层级，是持续缩小晶体管的物理尺寸。逻辑折叠手艺打破保守平面电结构的局限，打通软件、架构、芯片三者的协同设想链，按照华为给出的手艺规划，正在不纯真依赖极致光刻工艺的前提下，基于韬定律打制的高端芯片，韬定律的焦点逻辑，不外跟着器件尺寸不竭迫近物理鸿沟，就是削减数据传输径损耗。